Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Поляков
Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language - HDL) - Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем.
Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.
В приложение вынесены справочные данные по языкам VHDL и Verilog.
Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.
Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.
В приложение вынесены справочные данные по языкам VHDL и Verilog.
Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.
Anno:
2003
Casa editrice:
Солон-Пресс
Lingua:
russian
Pagine:
315
ISBN 10:
5980030166
ISBN 13:
9785980030162
Collana:
Системы проектирования
File:
PDF, 13.07 MB
IPFS:
,
russian, 2003